Trabajo Práctico 2 Diseño de una ALU de 4 bits

Asignatura: Electrónica Digital 2026

Carrera: Ingeniería Informática

Institución: Facultad de Ingeniería y Ciencias Agrarias de la Universidad Católica Argentina

Integrantes: Lucas Di Tomase y Valentín Michelic

Repositorio: https://github.com/lucasditomase/Trabajo-Practico-2-de-Electronica-Digital

Resumen

Diseñamos una unidad aritmético-lógica de 4 bits que realiza suma, resta en complemento a 2, AND y OR. El circuito comparte un sumador entre las dos operaciones aritméticas y selecciona el resultado mediante un multiplexor construido con compuertas. Produce los indicadores C, Z, V y N.

El diseño de referencia contiene 54 compuertas elementales. Su modelo booleano, reconstruido desde los archivos Qucs, se verificó en las 1024 combinaciones de entradas. La simulación transitoria completa, ejecutada en Qucs 0.0.19 para Windows, también cubrió las 1024 combinaciones y no presentó discrepancias en el resultado ni en los cuatro flags. Cada operación quedó comprobada en sus 256 pares de operandos posibles.

La validación combina el análisis lógico independiente con el dataset producido por qucsator. Se conservan el esquema ejecutado, los datos crudos, los gráficos, el registro de mensajes y el detalle de las comparaciones. Los resultados corresponden a simulación; no son mediciones de un circuito físico.

1 Consigna y representación de datos

La consigna solicita una ALU de 4 bits con suma y resta en complemento a la base, AND y OR, incluyendo la unidad de control, la descripción a nivel de compuertas, el esquema y la implementación en Qucs. La entrega consiste en un informe con datos completos de los integrantes y los archivos Qucs adjuntos mediante EVA. La calificación es individual.

Las entradas son A[3:0], B[3:0], OP1 y OP0. La salida R[3:0] conserva cuatro bits. Los patrones representan 0 a 15 si se interpretan sin signo, o −8 a 7 en complemento a 2. En las operaciones aritméticas se conserva el resultado módulo 16; los flags permiten interpretar el acarreo y el desborde.

El complemento a la base en binario es complemento a 2. Para restar B se invierten sus cuatro bits y se suma uno. No debe confundirse esa transformación con la interpretación con signo del operando original.

2 Unidad de control y selección

OP1	OP0	Operación	SUB	Camino seleccionado
0	0	Suma	0	Aritmético
0	1	Resta	1	Aritmético
1	0	AND bit a bit	0	AND
1	1	OR bit a bit	0	OR

La unidad de control usa dos inversores y una AND. OP1 separa el camino aritmético del lógico; OP0 distingue las dos operaciones dentro de cada grupo. Las señales negadas se denominan NOP1 y NOP0 en los esquemas.

$$\mathrm{SUB} = \mathrm{OP}_0 \cdot \neg \mathrm{OP}_1$$

SUB controla simultáneamente la inversión de B y el acarreo inicial C0. Vale uno solo en la resta. Suma y resta comparten así el mismo circuito aritmético y el mismo término del multiplexor de salida.

El selector no requiere dos resultados aritméticos separados: cuando OP1=0, el sumador ya ha calculado la operación correcta según SUB.

3 Arquitectura completa y señales de estado




Figura 1 Arquitectura de la ALU y cadena de acarreos

La ALU contiene cuatro etapas de 12 compuertas, una por bit, más tres compuertas de control y tres para Z y V. El acarreo inicial es SUB; C1, C2 y C3 enlazan las etapas y C4 es el acarreo final. Cada par A[i], B[i] también alimenta directamente las ramas AND y OR de su etapa.

Flag	Señal Qucs	Definición e interpretación
C	C4	Acarreo del sumador. En resta es la negación del préstamo sin signo.
Z	FZ	Uno cuando los cuatro bits seleccionados de R son cero.
V	FV	XOR de C3 y C4; desborde aritmético en complemento a 2.
N	R3	Bit más significativo del resultado seleccionado.

En AND y OR el sumador continúa funcionando como A+B. C y V reflejan ese camino aritmético paralelo; no representan acarreo ni overflow de la operación lógica seleccionada. No se enmascaran a cero. Z y N se calculan sobre el resultado seleccionado en las cuatro operaciones.

En una suma con signo, V indica que el resultado matemático no cabe en −8 a 7. Cuando V=1, N describe el patrón truncado y no necesariamente el signo del resultado matemático exacto. En resta, C=1 no implica que el resultado con signo sea positivo: solo indica ausencia de préstamo en la interpretación sin signo.

4 Esquema a nivel de compuertas




Figura 2 Compuertas de una etapa tomadas del bit 0 del esquema de entrega

La figura representa las doce compuertas del bit 0, con las etiquetas de red reconstruidas de alu_completo.sch. Las etiquetas iguales se conectan eléctricamente. Las otras tres etapas repiten la estructura con el índice correspondiente y reciben el acarreo de la anterior.

Etapa	Entradas	Acarreo de entrada	Salidas de etapa
Bit 0	A0, B0	SUB	R0, C1
Bit 1	A1, B1	C1	R1, C2
Bit 2	A2, B2	C2	R2, C3
Bit 3	A3, B3	C3	R3, C4

XB acondiciona B. X1 y X2 calculan las sumas parcial y final; G1, G2 y CO forman el acarreo. AN y OU calculan AND y OR sobre las entradas originales. M0, M1 y M2 habilitan cada camino y MR reúne los tres términos. Los nombres de cada instancia incorporan el índice del bit.

Las figuras de compuertas son representaciones reconstruidas del archivo Qucs, no capturas de una nueva ejecución del simulador.

5 Ecuaciones e inventario

Para cada etapa i entre 0 y 3, las ecuaciones aritméticas son:

$$B'_i = B_i \oplus SUB$$

$$P_i = A_i \oplus B'_i$$

$$S_i = P_i \oplus C_i$$

$$C_{i+1} = (A_i \cdot B'_i) + (P_i \cdot C_i)$$

$$C_0 = SUB$$

Con SUB=0 se obtiene A+B. Con SUB=1 se obtiene A+¬B+1, cuyo resultado de cuatro bits equivale a A−B módulo 16. Cada sumador completo usa dos XOR, dos AND y una OR.

$$AN_i = A_i \cdot B_i$$

$$OU_i = A_i + B_i$$

$$R_i = (S_i \cdot \neg OP_1) + (AN_i \cdot OP_1 \cdot \neg OP_0) + (OU_i \cdot OP_1 \cdot OP_0)$$

En estas ecuaciones de compuertas, + significa OR, · significa AND y ⊕ significa XOR. Las operaciones aritméticas A+B y A−B se identifican explícitamente en el texto.

Compuerta	Cantidad	Función
XOR de 2 entradas	13	4 XB, 8 sumas y 1 overflow
AND de 2 entradas	17	8 acarreos, 4 AN, 1 SUB y 4 M0
AND de 3 entradas	8	4 M1 y 4 M2
OR de 2 entradas	8	4 acarreos y 4 OU
OR de 3 entradas	4	Salidas MR
OR de 4 entradas	1	Reducción para cero
Inversores	3	NOP0, NOP1 y Z
Total	54	Compuertas elementales

Las diez fuentes Vrect, sus diez masas y el bloque de análisis transitorio no forman parte de las 54 compuertas del circuito lógico.

6 Control y generación de flags a compuertas




Figura 3 Las seis compuertas comunes de control y flags

NO0 y NO1 invierten los selectores y SB genera SUB. XV combina C3 y C4 para generar FV. OZ aplica OR a los cuatro bits de resultado y NZ invierte esa señal intermedia Z0 para generar FZ. C=C4 y N=R3 son conexiones directas, sin compuertas adicionales.

$$C = C_4$$

$$Z = \neg(R_3 + R_2 + R_1 + R_0)$$

$$V = C_4 \oplus C_3$$

$$N = R_3$$

La reconstrucción completa del circuito queda definida por las cuatro instancias de la Figura 2, las seis compuertas de la Figura 3 y las conexiones por etiquetas indicadas. El archivo Qucs adjunto conserva todas las instancias explícitas y no usa bloques sumadores de librería.

7 Implementación y estímulos en Qucs

La referencia de entrega es alu_completo.sch para Qucs 0.0.19. Utiliza fuentes rectangulares de 0 a 1 V y flancos de 5 ns. Sus semiperíodos forman un contador binario de diez bits; el menor cambia cada 50 ns.

Entrada	Semiperíodo
A0, A1, A2, A3	50, 100, 200 y 400 ns
B0, B1, B2, B3	800, 1600, 3200 y 6400 ns
OP0, OP1	12800 y 25600 ns

Las fuentes originales comienzan en alto y recorren los patrones en orden descendente. Por ello se observa primero OR, luego AND, resta y suma. Las conexiones por etiquetas permiten distribuir las compuertas sin cables largos cruzados.

8 Cobertura y método de verificación

La simulación principal abarca 51,2 µs y 5121 puntos guardados, con paso de salida de 10 ns. Un barrido de 1024 casos a 50 ns por caso requiere 51,2 µs. Las variantes por operación cubren 12,8 µs y 256 casos cada una, con 2561 puntos separados 5 ns. La corrida principal se ejecutó en Windows y produjo el dataset completo. Las variantes son auxiliares y no se presentan como corridas adicionales: sus casos ya están incluidos en la corrida principal.

Operación	Ventana del barrido completo	Casos posibles
OR	0 a 12,8 µs	256
AND	12,8 a 25,6 µs	256
Resta	25,6 a 38,4 µs	256
Suma	38,4 a 51,2 µs	256

Se aplicaron dos verificaciones diferentes. Primero, se reconstruyó la conectividad de los esquemas y se evaluó su modelo booleano para las 1024 combinaciones, comparándolo con una referencia aritmética independiente. Se controlaron drivers, etiquetas, entradas, masas de las fuentes y resolución de dependencias. Los seis esquemas adjuntos dieron 1024/1024 sin discrepancias cada uno. Esto no es una ejecución nativa de Qucs.

Segundo, se procesó independientemente el dataset completo producido por Qucs entre 0 y 51,2 µs. Se interpoló cada señal a 25 ns del comienzo de cada caso y se aplicó un umbral de 0,5 V. Las entradas medidas determinaron A, B y operación; se compararon R, C, Z, V y N con sus valores esperados. C y V se evaluaron con la convención del camino aritmético paralelo.

Operación	Casos distintos en el dataset completo	Correctos	Faltantes
OR	256	256	0
AND	256	256	0
Resta	256	256	0
Suma	256	256	0
Total	1024	1024	0

El registro nativo identifica qucsator.exe y las 54 compuertas del circuito, informa finalización y cero no convergencias, sin errores ni advertencias listados. Los rechazos de paso del integrador son ajustes numéricos y no fallas de casos lógicos. El verificador confirmó 1024 casos distintos y cero discrepancias en la secuencia de entradas. El detalle de los casos se contrastó con una comprobación independiente del dataset completo.

La comprobación conserva el detalle de los 1024 casos en archivos de respaldo y registra los hashes de los archivos analizados. Se confirmó la cobertura completa, sin casos faltantes. El SHA-256 del dataset es 2f81dd672687d693886d5beb6accc3d92cd7613c7f6aaa2dee4a1c1ef4415895.

9 Resultados de las operaciones lógicas




Figura 4 OR con operandos y flags de la corrida completa

La ventana muestra el final de OR, con B=0 y A decreciente. En el caso A=0, B=0 se observa R=0 y Z=1. Los buses se muestran como enteros de 0 a 15 para facilitar la lectura de sus patrones de cuatro bits.




Figura 5 AND con operandos y flags de la corrida completa

En esta ventana B=5. Para A=10, el patrón 1010 AND 0101 produce 0000, con Z=1 y N=0. C y V siguen correspondiendo al camino A+B que opera en paralelo.

Los gráficos se generaron a partir de las muestras guardadas en el dataset completo alu_completo.dat, aplicando el umbral de 0,5 V para representar buses y flags. Son visualizaciones de esos datos, no capturas de la interfaz de Qucs ni mediciones de un circuito físico. Cerca de los flancos pueden aparecer estados transitorios; la comparación funcional usa el centro de cada caso de 50 ns.

10 Resultados aritméticos registrados




Figura 6 Resta con C y V de la corrida completa

La ventana contiene B=1. Para A=8, interpretado como −8, la resta −8−1 da −9, que no cabe en cuatro bits con signo. El circuito entrega 0111 y V=1. C=1 indica ausencia de préstamo sin signo para 8−1; no contradice el overflow con signo.




Figura 7 Suma con B igual a uno y detección de carry y overflow

La ventana de 49,6 a 50,4 µs contiene B=1 y los 16 valores de A. Para A=15, el patrón 1111+0001 produce 0000, con C=1, Z=1 y V=0. Interpretado con signo, −1+1=0 no desborda. Para A=7, la suma 0111+0001 produce 1000, con C=0, Z=0, V=1 y N=1: el resultado matemático +8 no cabe en cuatro bits con signo.

Estos casos se registraron a 49,625 µs y 50,025 µs, respectivamente. La simulación también contiene A=0, B=0 a 51,175 µs: R=0, C=0, Z=1, V=0 y N=0. Este caso comprueba la activación de Z para una suma de operandos nulos.

11 Casos representativos y conclusiones

La tabla siguiente resume casos registrados en el dataset completo de Qucs. Los operandos y el resultado se muestran como patrones binarios; la interpretación con signo se utiliza cuando se explica V.

Operación	A	B	R	C	Z	V	N
Suma	0111	0001	1000	0	0	1	1
Suma	1111	0001	0000	1	1	0	0
Suma	0000	0000	0000	0	1	0	0
Suma	1000	1000	0000	1	1	1	0
Suma	0111	1001	0000	1	1	0	0
Resta	0101	0011	0010	1	0	0	0
Resta	0011	0101	1110	0	0	0	1
Resta	0101	0101	0000	1	1	0	0
Resta	1000	0001	0111	1	0	1	0
AND	1010	0101	0000	0	1	0	0
OR	0000	0000	0000	0	1	0	0

La reutilización de SUB como inversión de B y acarreo inicial permite restar sin un restador separado. La codificación de operación permite seleccionar el camino aritmético con un único término del multiplexor. Las 54 compuertas implementan las cuatro operaciones y los cuatro indicadores definidos.

La verificación booleana exhaustiva y la comprobación independiente del dataset transitorio completo coinciden en las 1024 combinaciones del diseño: suma, resta, AND y OR dieron 256/256 casos correctos cada una. Los flags C, Z, V y N cumplen las ecuaciones y convenciones especificadas. La ejecución nativa en Windows quedó documentada mediante el esquema guardado en Qucs, el dataset, el registro de mensajes y las capturas.

12 Anexos y fuentes

Los archivos adjuntos son alu_completo.sch, alu_4bit.sch y las cuatro variantes alu_tran_or.sch, alu_tran_and.sch, alu_tran_resta.sch y alu_tran_suma.sch. Todos los esquemas usan compuertas elementales. La variante alu_4bit.sch permite tabla de verdad con .Digi y DigiSource; requiere un entorno digital operativo. Es una alternativa auxiliar: la validación presentada usa el motor transitorio y no afirma una corrida digital adicional. El dataset alu_completo.dat y el display alu_completo.dpl se conservan como respaldo de la simulación.

La consigna corresponde a Trabajo Práctico 2, Electrónica Digital, UCA, 2026. La simulación completa fue ejecutada por Valentín Michelic en Qucs para Windows. Se conservaron el esquema utilizado, el dataset y el registro de mensajes como respaldo de los resultados. Las figuras a compuertas se reconstruyeron desde ese esquema; la vista general del anexo es una captura nativa de Qucs.

El repositorio público indicado en la carátula contiene el informe y los seis esquemas Qucs adjuntos. Los datos y registros de la comprobación se conservan por el grupo como documentación de respaldo.

Anexo A Esquema nativo de la corrida validada



Figura 8 Vista general del esquema exportado desde Qucs en Windows

La vista nativa confirma las cuatro etapas y el análisis de 0 a 51,2 µs con 5121 puntos. Las Figuras 2 y 3 muestran las compuertas y etiquetas en mayor tamaño para facilitar la lectura.